

เนื้อหา

วงจรประมวลผลด้านคณิตศาสตร์

Binary Arithmetic Logic Unit

คอมพิวเตอร์อย่างธรรมดาที่สุด ALU จะต้องมีความสามารถในการคำนวณ (บวก/ลบ), การกระทำทางลอจิก (AND, OR, XOR) และการเปรียบเทียบ (>, =, <)

Compare Operation and Comparator 1 – bit Comparator

การเปรียบเทียบตัวเลข 1 บิต 2 จำนวน สามารถเขียนเป็น Truth table ได้ดังนี้

x	y	E	G	L
		x=y	x>y	x<y
0	0	1	0	0
0	1	0	0	1
1	0	0	1	0
1	1	1	0	0


ฟังก์ชันของ E, G, L เป็นดังนี้

$$E = \overline{xy} + x\overline{y} = x \oplus y$$

$$G = x\overline{y}$$

$$L = \overline{x}y$$

ซึ่งเราสามารถเขียน Block diagram และ Logic diagram ของวงจร Comparator ได้ดังรูปที่ 9



รูปที่ 9 a) block diagram b) Logic Diagram ของวงจร 1-bit comparator

2-bit Comparator

การเปรียบเทียบตัวเลข 2 บิต 2 จำนวน คือ x_1x_0 และ y_1y_0 ตัวเลขทั้ง 2 จำนวนจะเท่ากัน เมื่อ $x_1 = y_1$, $x_0 = y_0$ ดังนั้น สามารถเขียนฟังก์ชันของ E (equal) ได้เป็น

$$E = \overline{(x_1 \oplus y_1)} \cdot \overline{(x_0 \oplus y_0)}$$


$x > y$ เมื่อ $x_1 > y_1$ หรือ $x_1 = y_1$ แต่ $x_0 > y_0$ สามารถเขียนฟังก์ชันของ G (Greater than) ได้เป็น

$$G = x_1 \overline{y_1} + \overline{(x_1 \oplus y_1)} x_0 \overline{y_0}$$

$x < y$ เมื่อ $x_1 < y_1$ หรือ $x_1 = y_1$ แต่ $x_0 < y_0$ สามารถเขียนฟังก์ชันของ L (Less than) ได้เป็น

$$L = \overline{x_1} y_1 + \overline{(x_1 \oplus y_1)} \overline{x_0} y_0$$

Logic Diagram แสดงให้เห็นดังรูปที่ 10



รูปที่ 10 Logic Diagram ของ 2-bit Comparator

4-bit Comparator


ฟังก์ชันของวงจรเปรียบเทียบ 4 บิต ($x_3x_2x_1x_0$ และ $y_3y_2y_1y_0$) สามารถหาได้โดยขยายจากรูปแบบของ 2-bit comparator ซึ่งจะได้เป็น

$$G = x_1 \overline{y_1} + \overline{(x_0 \oplus y_0)} \overline{x_0} y_0$$

$$E = \overline{(x_1 \oplus y_1)} \cdot \overline{(x_0 \oplus y_0)} \cdot \overline{(x_1 \oplus y_1)} \cdot \overline{(x_0 \oplus y_0)}$$

$$G = \overline{x_3} y_3 + \overline{(x_3 \oplus y_3)} x_2 \overline{y_2} + \overline{(x_3 \oplus y_3)} \overline{(x_2 \oplus y_2)} x_1 \overline{y_1} + \overline{(x_3 \oplus y_3)} \overline{(x_2 \oplus y_2)} \overline{(x_1 \oplus y_1)} x_0 \overline{y_0}$$

$$L = \overline{x_3} y_3 + \overline{(x_3 \oplus y_3)} \overline{x_2} y_2 + \overline{(x_3 \oplus y_3)} \overline{(x_2 \oplus y_2)} \overline{x_1} y_1 + \overline{(x_3 \oplus y_3)} \overline{(x_2 \oplus y_2)} \overline{(x_1 \oplus y_1)} \overline{x_0} y_0$$



ตัวอย่างของ 4-bit comparator คือ IC # 7485 ซึ่งมี logic diagram ดังรูปที่ 11

รูปที่ 11 logic diagram ของ IC 7485 (4-bit comparator)

Arithmetic and Logic Operation

โดยทั่วไป ALU จะต้องมีความสามารถในการทำ operation ทางคณิตศาสตร์ (บวก/ลบ) และ operation ทางลอจิก (AND, OR, XOR) ซึ่ง application ของ operation ทางลอจิกเหล่านี้ คือ การ selectively mask, merge และ complement

AND operation สามารถใช้ทำการ mask (disable) ส่วนของ word และ extract (enable) ส่วนที่เหลือ ดังตัวอย่างที่ 1

ตัวอย่างที่ 1 ถ้า 8-bit mask เป็น 11110000 mask นี้จะนำไป AND ด้วย data word (abcdefgh) ดังนี้

	a b c d e f g h	data word
AND	1 1 1 1 0 0 0 0	Mask
	a b c d 0 0 0 0	Result

จะเห็นว่า 4 บิตซ้ายจะถูก extract มาจาก data word แต่ 4 บิตขวาจะถูก mask (disable) เป็น 0

OR operation สามารถใช้ในการ merge (รวม) 2 data word เข้าด้วยกัน ผลของการ OR จะได้ word ที่มี 1 อยู่ในบิตที่มี 1 อยู่ใน I/P words ดังตัวอย่างที่ 2

ตัวอย่างที่ 2 มี 2 data word นำมา merge กัน

	0 0 1 1 1 1 0 0	data word 1
	0 1 0 1 0 1 0 1	data word 2
	0 1 1 1 1 0 1	Result

XOR operation สามารถใช้ในการเลือก pass/complement แต่ละบิตของ data word ดังตัวอย่างที่ 3

ตัวอย่างที่ 3 ถ้า 8-bit control word เป็น 00001111 มันจะถูกนำไป OR กับ data word

	1 1 0 0 0 1 0 1	data word
	0 0 0 0 1 1 1 1	Control word
	1 1 0 0 1 0 1 0	Result


จะเห็นว่า 4 บิตซ้ายจะถูก Pass มาจาก data word โดยไม่มีการเปลี่ยนแปลง 4 บิตขวา จะถูก complement

Operation ทางลอจิกทั้ง 3 operation จะฝังอยู่ในฟังก์ชันของ Sum และ Carry-out ของ FA นั่นคือ

$$S_i = C_i \oplus (X_i \oplus Y_i)$$

$$C_{i+1} = x_i y_i + C_i(x_i + y_i)$$


จะเห็นว่ามี operation AND ($x_i y_i$), OR ($x_i + y_i$), XOR ($x_i \oplus y_i$) อยู่ในฟังก์ชันของ sum และ carry out ของ FA ซึ่งเราสามารถที่จะดึงเอา operation เหล่านั้นออกมาใช้ได้ ดังรูปที่ 12



รูปที่ 12 1-bit FA ที่มีฟังก์ชันทางลอจิกฝังอยู่

Design of Cascade (Bit slide) ALU

การออกแบบ ALU เราจะใช้ฟังก์ชันของ TC01 ต่อเข้ากับ adder เพื่อทำเป็น 1-bit ALU ดังรูปที่ 13 ซึ่งจะมีทั้ง operation ทางคณิตศาสตร์ ซึ่งได้ เอาต์พุต ที่ S และ C และ Operation ทางลอจิกที่จุดต่าง ๆ ดังรูป ซึ่งค่าที่ได้จาก แต่ละจุด ในแต่ละเงื่อนไขของ Control E และ W จะเป็นดังตารางที่ 1



รูปที่ 13 1-bit ALU อย่างง่าย

ตารางที่ 1 Operation ทางลอจิกของ ALU 1 บิต

W	E	F	Logic Operations			Description		
				AND	OR	XOR		
			X.F	X + F	$X \oplus F$	AND	OR	XOR
0	0	0	0	X	X	Clear	Pass X	Pass Y
0	1	Y	X.Y	X + Y	$X \oplus Y$	X AND Y	X OR Y	X XOR Y
1	0	1	X	1	X'	Pass X	Set	Comp X
1	1	Y'	X.Y'	X + Y'	$X \oplus Y'$	X AND Y'	X OR Y'	X XOR Y'

จากรูปที่ 13 จะใช้ 4:1 MUX ในการเลือก Data O/P ว่าเป็น Operation ใด (AND, OR, XOR หรือ SUM) โดยมีสัญญาณ a, b เป็น selector control

bit-slice ALU ขนาด 4 บิต สามารถทำได้โดยการต่อ 1-bit ALU มาต่อ cascade กันดังรูปที่ 14 ซึ่ง ALU ตัวนี้ จะทำงานตาม operation ของการคำนวณทางคณิตศาสตร์และลอจิก ดังตารางที่ 2

ตารางที่ 2 operation ทางคณิตศาสตร์และลอจิกของ 4-bit ALU อย่างง่าย


a b	Ci W E	F	Z	Function
0 0	- 0 0	0	0	Clear
	- 0 1	Y	X AND Y	AND x,y
	- 1 0	1	X	Pass x
	- 1 1	Y'	X AND Y'	AND x,y'
0 1	- 0 0	0	X	Pass x
	- 0 1	Y	X OR Y	OR x,y
	- 1 0	1	1	Set
	- 1 1	Y'	X OR Y'	Or x,y'
1 0	- 0 0	0	X	Pass x
	- 0 1	Y	X XOR Y	XOR x,y

	- 1 0	1	X'	Complement X
	- 1 1	Y'	X XOR Y'	XOR x,y'

1 1	0 0 0	0	X	Pass x
	0 0 1	Y	X + Y	Add x,y
	0 1 0	1	X + 1s	Decrement x
	0 1 1	Y'	X + Y'	X + 1s
	1 0 0	0	X + 1	complement y
	1 0 1	Y	X + Y + 1	Increment x
	1 1 0	1	X + 1s + 1	Add with carry
	1 1 1	Y'	X + Y' + 1	Pass x Subtract x,y

Design of a Second Binary ALU

ALU สามารถจะออกแบบได้นับหมื่นนับแสนแบบ ซึ่งขึ้นอยู่กับวิธีการผสมกันของ ตัวกระทำ (operation) ทางคณิตศาสตร์, ลอจิก และการเปรียบเทียบ เราจะลองมาดูการออกแบบ ALU อีกแบบหนึ่ง ซึ่งสร้างจาก 4-bit adder ร่วมกับ TC01 สองวงจร ดังรูปที่ 14



รูปที่ 14 block diagram ของ binary ALU แบบที่สอง

ถ้า Eb, Ea, Wb, Wa และ ci ซึ่งใช้เป็น control ใช้เป็นอิสระจากกัน ALU ตัวนี้จะมีถึง 32 operation แต่เวลานี้เราต้องการฟังก์ชันง่ายๆ เพียง 8 ฟังก์ชันเท่านั้น เราจึงต้องทำ control ขึ้นมาใหม่ เพียง 3 ตัวเท่านั้น คือ F1, F2, F3 ซึ่งจะควบคุม Eb, Ea, Wb, Wa และ ci อีกที ถ้ากำหนดให้ ALU ตัวนี้ มีการทำงานซึ่งควบคุมโดย F1, F2, F3 ดังตารางที่ 3

ตารางที่ 3 operation ทางคณิตศาสตร์ของ ALU แบบที่ 2

Opcode			Adder Output	Operation
F1	F2	F3		
0	0	0	$0 \longrightarrow S$	Clear
0	0	1	$A' \longrightarrow S$	Complement A
0	1	0	$A + 1 \longrightarrow S$	Increment A
0	1	1	$A' + 1 \longrightarrow S$	Negate A = 2s complement of A
1	0	0	$B \longrightarrow S$	Transfer B
1	0	1	$A + B \longrightarrow S$	Add without carry
1	1	0	$A + B + 1 \longrightarrow S$	Add with carry
1	1	1	$A + B' + 1 \longrightarrow S$	Subtract = A - B

กำหนดให้ $g = O/P$ ที่ AND gate และ $f = O/P$ ที่ XOR gate ของ TC01 ในแต่ละค่าของ F1, F2, F3 จะต้องใช้ค่า g และ f ดังตารางที่ 4

ตารางที่ 4 ตารางการทำงานซึ่งแสดงค่า O/P g, f ของ TC01 ด้วย

Opcode				Adder Output				Operation	
F_1	F_2	F_3	C_i	g_b	f_b	g_a	f_a		
0	0	0	0	0	0	0	0	$0 \longrightarrow S$	Clear
0	0	1	0	0	0	A	A'	$A' \longrightarrow S$	Complement A
0	1	0	1	0	0	A	A	$A + 1 \longrightarrow S$	Increment A
0	1	1	1	0	0	A	A'	$A' + 1 \longrightarrow S$	Negate A = 2s complement of A
1	0	0	0	B	B	0	0	$B \longrightarrow S$	Transfer B
1	0	1	0	B	B	A	A	$A + B \longrightarrow S$	Add without carry
1	1	0	1	B	B	A	A	$A + B + 1 \longrightarrow S$	Add with carry
1	1	1	1	B	B'	A	A	$A + B' + 1 \longrightarrow S$	Subtract = A - B

พิจารณา F_1, F_2, F_3 ซึ่งจะทำให้ทำให้เกิด operation ดังตารางที่ 4

- ต้องการ B ที่ g_b (ต้องให้ $E_b = 1$) เมื่อ $F_1 = 1$ ดังนั้น $E_b = F_1$
- ต้องการ A ที่ g_a (ต้องให้ $E_a = 1$) เมื่อ $F_2 = 1$ หรือ $F_3 = 1$ ดังนั้น $E_a = F_2 + F_3$
- ต้องการ A' ที่ f_a (ต้องให้ $W_a = 1$) เมื่อ $F_1 = 0$ และ $F_3 = 1$ ดังนั้น $\overline{W}_a = F_1 \cdot F_3$
- ต้องการ B' ที่ f_b (ต้องให้ $W_b = 1$) เมื่อ $F_1 = 1, F_2 = 1, F_3 = 1$ ดังนั้น $W_b = F_1 \cdot F_2 \cdot F_3$

ดังนั้น จุดควบคุม E_b, W_b, E_a, W_a จะถูก control โดย F_1, F_2, F_3 ดังฟังก์ชันต่อไปนี้ซึ่งแสดงให้เห็นในรูปที่ 15

$$E_b = F_1$$

$$E_a = F_2 + F_3$$

$$W_a = \overline{F_1} \cdot F_3$$

$$W_b = F_1 \cdot F_2 \cdot F_3$$

$$C_i = F_2$$

BCD Arithmetic Unit

Design of a BCD adder/subtracter

Design of BCD adder

การบวกตัวเลข BCD 1 digit 2 จำนวน x และ y และ carry-in นั้น แต่ละ I/P จะมีค่าที่เป็นไปได้ดังต่อไปนี้

$$C_i = \{ 0, 1 \}$$

$$X = x_3 x_2 x_1 x_0 = \{ 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 \}$$

$$Y = y_3 y_2 y_1 y_0 = \{ 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 \}$$


ดังนั้นการบวก $X + Y + C_i$ จึงสามารถให้ผลได้ถึง 19 ค่า ดังตารางที่ 5

ตารางที่ 5 BCD addition table

Sum X \ Y	Ci = 1									
	0	1	2	3	4	5	6	7	8	9
0	1	2	3	4	5	6	7	8	9	10
1	2	3	4	5	6	7	8	9	10	11
2	3	4	5	6	7	8	9	10	11	12
3	4	5	6	7	8	9	10	11	12	13
4	5	6	7	8	9	10	11	12	13	14
5	6	7	8	9	10	11	12	13	14	15
6	7	8	9	10	11	12	13	14	15	16
7	8	9	10	11	12	13	14	15	16	17
8	9	10	11	12	13	14	15	16	17	18
9	10	11	12	13	14	15	16	17	18	19


Sum X \ Y	Ci = 0									
	0	1	2	3	4	5	6	7	8	9
0	0	1	2	3	4	5	6	7	8	9
1	1	2	3	4	5	6	7	8	9	10
2	2	3	4	5	6	7	8	9	10	11
3	3	4	5	6	7	8	9	10	11	12
4	4	5	6	7	8	9	10	11	12	13
5	5	6	7	8	9	10	11	12	13	14
6	6	7	8	9	10	11	12	13	14	15
7	7	8	9	10	11	12	13	14	15	16
8	8	9	10	11	12	13	14	15	16	17
9	9	10	11	12	13	14	15	16	17	18

Step 1 : Problem statement : ออกแบบ 1-stage BCD adder ให้ทำการบวกตัวเลข BCD 1 digit 2 จำนวน X, Y และ Carry-in ดังรูปที่ 16



รูปที่ 15 Block diagram ของ BCD adder

Step 2 : Conceptualization : เราจะออกแบบโดยใช้วงจร 4-bit binary adder ดัง Block diagram รูปที่ 15 มา modify เพื่อทำการบวก โดยให้มี I/P X, Y เป็นเลข BCD (0000 – 1001) และ Carry in Ci 1 บิต (0,1) และให้ผลลัพธ์ Z และ carry-out K เป็น binary ซึ่งผลลัพธ์นี้จะต้องนำมาปรับให้ได้ O/P S และ Co อยู่ในรูปของ BCD



รูปที่ 16 Block Diagram ของ binary adder ที่มี I/P เป็น BCD

Step 3 : Solution/Simplification : จากตารางที่ 5 ผลลัพธ์ที่ได้จากการบวกเลข BCD 1 digit 2 จำนวนกับ Carry-in จะมีค่าตั้งแต่ 0 (0+0+0) ถึง 19 (9+9+1) แต่ในการบวกนั้น เราจะใช้วงจร binary adder จึงทำให้ผลลัพธ์ออกมาในรูปแบบของ binary เช่น $10_{10} = 1010_2$ เราจำเป็นต้องนำผลลัพธ์นี้มาปรับให้อยู่ในรูปแบบของ BCD เช่น $10_{10} = (1\ 0000)_{BCD}$

ดังนั้น ค่าผลลัพธ์ที่เกิน range ของ BCD คือผลลัพธ์ที่มีค่า 10 – 19 จะต้องนำมาปรับให้เป็นรูปของ BCD โดยการบวกด้วย 6 ดังตัวอย่างที่ 4,5 และ ตารางที่ 6

ตัวอย่างที่ 4

$$\begin{array}{r}
 5 = 0101 \\
 + 3 = \underline{0011} \\
 8 = 1000 \quad \text{ผลลัพธ์เป็น BCD ถูกต้อง} \quad \bullet
 \end{array}$$

ตัวอย่างที่ 5


$$\begin{array}{r}
 7 = 0111 \\
 + 5 = \underline{0101} \\
 12 = 1100 \quad \text{ผลลัพธ์เป็น binary ซึ่งมากกว่า 9} \\
 \quad + \underline{0110} \quad \text{บวก 6 เนื่องจากผลลัพธ์มากกว่า 9} \\
 1\ 0010 \quad \text{12 ได้ผลลัพธ์ BCD ที่ถูกต้อง} \quad \bullet
 \end{array}$$

ตารางที่ 6 ตารางการแปลงผลบวก binary เป็นผลบวก BCD

Decimal	Binary Sum					BCD Sum					BCD Sum Weights		
Sum	K	Z3	Z2	Z1	Z0	C	S3	S2	S1	S0	10	1	
0	0	0	0	0	0	+0=	0	0	0	0	0	0	
1	0	0	0	0	1		0	0	0	0	1	0	1
2	0	0	0	1	0		0	0	0	1	0	0	2
3	0	0	0	1	1		0	0	0	1	1	0	3
4	0	0	1	1	0		0	0	1	0	0	0	4
5	0	0	1	1	1		0	0	1	0	1	0	5
6	0	0	1	0	0		0	0	1	1	0	0	6
7	0	0	1	0	1		0	0	1	1	1	0	7
8	0	1	0	0	0		0	1	0	0	0	0	8
9	0	1	0	0	1	0	1	0	0	1	0	9	
10	0	1	0	1	0	+6=	1	0	0	0	1	0	
11	0	1	0	1	1		1	0	0	0	1	1	1
12	0	1	1	1	0		1	0	0	1	0	1	2
13	0	1	1	1	1		1	0	0	1	1	1	3
14	0	1	1	0	0		1	0	1	0	0	1	4
15	0	1	1	0	1		1	0	1	0	1	1	5
16	1	0	0	0	0		1	0	1	1	0	1	6
17	1	0	0	0	1		1	0	1	1	1	1	7
18	1	0	0	1	0		1	1	0	0	0	1	8
19	1	0	0	1	1		1	1	0	0	1	1	9

การแปลง binary sum (Co, z3 z2 z1 z0) เป็น BCD sum (Co, S3 S2 S1 S0) จะเห็นว่าต้องปรับค่า Co เป็น 1 และบวก S ด้วย 0110 เมื่อ Z มีค่าเป็น 1010 ขึ้นไป

ฟังก์ชันของ Co สามารถหาได้จากตารางที่ 6 โดยใช้ K-map ดังรูปที่ 11 (K หมายถึง Co ตัวเดิม)





รูปที่ 17 K-map for BCD correction

จะได้ฟังก์ชันของ C_o ดังนี้

$$C_o = K + z_3z_1 + z_3z_2$$

และเมื่อ $C_o = 1$ เราจะบวก Z ด้วย 0110

Step 4 : Realization : วงจร 1-stage BCD adder สามารถสร้างได้จาก วงจร 4 bit binary adder ที่ใช้ทำการบวก BCD I/P เข้าด้วยกัน และ ฟังก์ชันของ C_o ตัวใหม่ และ 4-bit binary adder อีก 1 วงจร สำหรับบวก Z เข้ากับ 0110 เมื่อ C_o ตัวใหม่เท่ากับ 1 ดังรูปที่ 18



รูปที่ 18 1-stage BCD adder ที่สร้างจาก 4-bit binary adder

BCD Subtraction

การลบเลข BCD $X - Y$ สามารถทำได้โดยการบวก X ด้วยค่า 9s complement ของ Y

$$X - Y = X + Y'$$

ค่า 9s complement ของ Y หาได้จาก $9 - Y$ ดังตารางที่ 7

$$Y' = 9 - Y$$

Decimal		BCD	
		Y	$Y = 9s \text{ Complement}$
Y	$Y = 9s \text{ Complement}$	$abcd$	
0	9	0000	1001
1	8	0001	1000
2	7	0010	0111
3	6	0011	0110
4	5	0100	0101
5	4	0101	0100
6	3	0110	0011
7	2	0111	0010
8	1	1000	0001
9	0	1001	0000

ตารางที่ 7 แสดง Y และ Y' ในรูปของ Decimal และ BCD

ขั้นตอนการลบ BCD โดยวิธีการทำ 9s complement แล้วบวกโดยวงจร BCD adder แสดงให้เห็นผลลัพธ์ดังตัวอย่างที่ 6,7

ตัวอย่างที่ 6 กรณี $X > Y$ ผลบวกจาก BCD Adder จะเกิด Carry-out = 1 เป็น EAC แสดงว่าผลลัพธ์เป็นบวก ให้นำ EAC ไปบวกกับผลบวกที่ได้ จะได้ เอาต์พุต ที่ถูกต้อง

$$\begin{array}{rclcl}
 X & = & 5 & = & 0101 \\
 Y & = & 2 & = & \underline{0111} & \text{9s complement ของ 2} \\
 X - Y & = & X + Y' & = & 1100 & \text{Note: } X + Y' = X + (9 - Y) \\
 & & & & & = 9 + (X - Y) > 9
 \end{array}$$

$$\begin{array}{r}
 + 0110 \quad \text{บวกด้วย 6} \\
 10010 \quad \text{ผลลัพธ์จาก BCD adder} \\
 \xrightarrow{\text{EAC}} \quad \underline{\quad +1} \\
 = 10011 \quad = 3
 \end{array}$$

ตัวอย่างที่ 7 กรณี $X < Y$ ผลบวกจาก BCD Adder จะได้ Carry-out = 0 แสดงว่าผลลัพธ์เป็นลบ ให้ทำ 9s complement ผลลัพธ์นั้น จะได้ เอาต์พุต ที่ถูกต้อง

$$\begin{array}{r}
 X = 5 = 0101 \\
 Y = 9 = \underline{0000} \quad \text{9s complement ของ 9} \\
 X - Y = X + Y' = 00101 \quad \text{ผลลัพธ์จาก BCD adder}
 \end{array}$$

Carry-out = 0 ทำ 9s complement

$$00100 = -4 (\text{Carry-out เป็น 0 แสดงว่าเป็นค่าลบ})$$

Design of BCD Complementer Using a Binary Adder

9s complement ของเลข BCD Y สามารถหาได้โดย

- ลบ Y ออกจาก 15 โดย invert ทุกบิตของ BCD
- ลบออก 6 โดยนำมาบวกด้วย 10_{10} ($1010_2 = 2s \text{ complement ของ } 6$) ซึ่งจะเกิด Carry-out = 16_{10}
- ลบออก 16_{10} (10000_2) โดยการตัด Carry-out ออกไป นั่นคือ

$$\begin{aligned}
 9 - Y &= 15 - Y - 6 \\
 &= 15 - Y + 10 - 16 \\
 &= 25 - Y - 16
 \end{aligned}$$


พิจารณาตัวอย่างต่อไปนี้

BCD number	0000	0001	0010	0011
Invert	1111	1110	1101	1100
Add 1010	1010	1010	1010	1010
Result	11001	11000	10111	10110
Drop Carry-out	1001	1000	0111	0110
				= 9s Complement

Decimal <i>N</i>	BCD abcd <i>N</i>	Bitwise		=	Re 01 25 - <i>N</i> = 16 + <i>N'</i>	Ignore carry-out = 9s Complement <i>N'</i>
		Complement 15 - <i>N</i>	+ 10			
0	0000	1111			11001	1001
1	0001	1110			11000	1000
2	0010	1101			10111	0111
3	0011	1100			10110	0110
4	0100	1011			10101	0101
5	0101	1010			10100	0100
6	0110	1001			10011	0011
7	0111	1000			10010	0010
8	1000	0111			10001	0001
9	1001	0110			10000	0000

ตารางที่ 8 การหา 9s complement ของ เลข BCD

จะสามารถสร้างวงจร BCD complemter ได้ดัง Block Diagram รูปที่ 19



รูปที่ 19 BCD 9s complemter สร้างจาก binary adder

Implement a BCD Adder/Subtractor by Combining the BCD Adder and Complementer

เราสามารถนำวงจร BCD adder ร่วมกับ BCD Complementer เพื่อสร้างเป็น BCD Adder /Subtractor โดยที่จะต้องมีการ Control ว่า จะทำการ บวก หรือลบ ในที่นี่จะใช้ W เป็นสัญญาณควบคุม

ทางอินพุต

- ถ้า $W = 0$ ทำการบวก BCD I/P Y จะ pass เข้าไปทำการบวกโดยไม่มีการเปลี่ยนค่า
- ถ้า $W = 1$ ทำการลบ BCD I/P Y จะถูกทำ 9s complement เป็น Y' ไปทำการบวกกับ X

Carry-in

- ถ้า $W = 0$ ทำการบวก C_i ใช้เป็น carry-in
- ถ้า $W = 1$ ทำการลบ C_i รับค่าจาก Carry-out ในกรณีที่ผลลัพธ์เป็นค่าบวก


Carry-out

- ถ้า $W = 0$ ทำการบวก C_o ใช้เป็นค่า 10^1
- ถ้า $W = 1$ ทำการลบ C_o ส่งไปควบคุมการทำ 9s complement ผลลัพธ์ และใช้เป็นบิตเครื่องหมาย
 $C_o = 1$ ผลลัพธ์เป็นบวก
 $C_o = 0$ ผลลัพธ์เป็นลบ

ทาง เอาต์พุต

- ถ้า $W = 0$ ผลลัพธ์จาก BCD adder จะ pass ไปยัง เอาต์พุต โดยไม่มีการเปลี่ยนแปลงค่า
- ถ้า $W = 1$
 - $C_o = 1$ ผลลัพธ์จาก BCD adder จะ pass ไปยัง เอาต์พุต โดยไม่มีการเปลี่ยนแปลงค่า
ผลลัพธ์เป็นค่าบวก
 - $C_o = 0$ ผลลัพธ์จาก BCD adder จะ ถูก ทำ 9s complement ได้ผลที่ถูกต้องทางเอาต์พุต
ผลลัพธ์เป็นค่าลบ


Block Diagram ของวงจร แสดงให้เห็นดังรูปที่ 20



รูปที่ 20 Block diagram ของ BCD adder/subtracter

Design of BCD Arithmetic Unit

ในการบวก/ลบตัวเลข Decimal สองจำนวน ตัวเลข decimal นั้นจะต้องถูกเข้ารหัสให้เป็นรหัส BCD เพื่อทำการบวกด้วย BCD adder/subtracter และที่เอาต์พุต จะต้องทำการถอดรหัสจาก BCD ออกมาเป็น Decimal ดังรูปที่ 21



รูปที่ 21 Block diagram ของ 1-stage BCD arithmetic unit